ICの遅延故障検査容易化設計・個体識別回路に関する研究をご紹介いたします
集積回路の集積度向上には微細化技術が主であったが，近年異種チップなどの接続・積層を用いる実装技術による集積化が着目されている。チップ間接続の検査手法として，バウンダリスキャン技術が標準化され用いられているが，半断線などに起因する遅延故障は検査困難である。また，バウンダリスキャン技術はICの偽造防止・検出への適用も期待されている。本出展では，当研究室での下記の研究に関する提案手法を試作チップによる実験結果とともに紹介します。
・遅延故障検査可能な時間-ディジタル変換回路(TDC)を組込んだバウンダリスキャン設計手法
・チップの真贋判定に用いる物理的複製困難機能(PUF)のバウンダリスキャンによる実現手法