アオイ電子

高松市,  香川県 
Japan
https://tech.aoi-electronics.co.jp/en/
  • 小間番号3555

当社は最新のFan-Out Laminate Package(FOLP®)からDIP、QFN/DFN等のレガシーパッケージまで幅広いパッケージング技術を保有しています。

最新技術としてはパネルレベル技術によるチップレットインテグレーション、RF Antenna in Package(AiP)、アナログ集積用の高度なSiPパッケージ等を提供しています。

ウェハレベルのRDLやBump加工、また高放熱基板の設計や提供も可能で、自社内でワンストップで対応します。

50年以上に渡って培った確かな技術によりお客さまの要望に応じたパッケージデザインと最適構造を提案します。

会期中は開発技術者もブースでお待ちしております。


 出展製品

  • Chiplet Integration Technology
    当社では2022年にパネルレベル・パッケージング技術を基盤とするチップレット集積技術PSBを発表いたしました。 PSB:Pillar Suspended Bridge ...

  • 2022年、産学共同による「チップレット集積プラットフォームコンソーシアム」が始動し、市場に向けて新たなチップレット集積技術を提案しています。また、これまでに国際的な学会で5回を越える発表を行った結果、PSB技術に注目して頂いています。PSBはシンプルな構造とAll-Chip Lastプロセスによって正確なチップ接続と微細な線幅が可能なため、高信頼性、低コスト、多様な構造が実現できます。

  • Advanced Power panel level Package
    パネルレベル技術とCHIP FIRSTプロセスを基盤として、薄型小型で高性能パッケージを提供いたします。...

  • ムーアの法則による半導体微細化が限界に近づいている中、アセンブリ技術による性能向上が期待されています。当社では再配線層(RDL)と絶縁層の形成を繰り返して多層構造を実現するパネルレベル技術で高度なパッケージングが可能です。今回は、DC-DCコンバーターやインバーターアプリケーションをターゲットとした、非常に薄型かつスケーラビリティのあるチップ内蔵FOLPをご紹介します。

  • パワー半導体パッケージング
    当社は、これまで培ってきた技術力を活かし、成長著しいパワー半導体市場において、柔軟かつ迅速な技術対応を実現しています。...

  • パワー半導体市場は、電動車や再生可能エネルギーの拡大により急成長しています。次世代材料を使った高効率デバイスが注目され、需要が高まっています。パワー半導体製品の生産において、お客様のニーズに応じた最適なソリューションを提供し、業界の発展に貢献いたします。
  • DPCC™
    本基板は、SiN基板上へのCu配線形成に際し、スクリーン印刷工程を用います。これによりエッチングにて端子形成を行う従来AMB基板と比較して、さらに狭スペースでの配線形成が可能となります。(端子厚に対して、35%程度のL/S設計が可能。) また、端子間の絶縁特性の向上が期待でき、基板の省スペース化が実現できます。...

  • 40年を超えるスクリーン印刷技術を用いて、SiN基板へCuペーストの印刷・焼成を行いCu端子配線を形成します。また、Cu端子は最大1mmの厚さまで形成可能です。

    従来のエッチング工法にて端子形成を行う場合は、エッチングルールにより端子厚と同等(100%)以上の端子間クリアランス設計が必要となりますが、DPCCはスクリーン印刷にて端子形成を行う為、端子厚に対して35%程度の端子間クリアランスでの端子設計が可能となります。

    さらに、エッチング工法の管理課題となる、セラミック基板上のエッチング残渣リスクが排除出来る為、端子間マイグレーション 及び、端子間絶縁特性としても優位な結果が得られ、パワーモジュール用基板として、基板サイズの小型化としても効果的です。