■ Cadence 3DICソリューションの概要
Cadenceの3DICソリューションは、プロアプラン、設計、システム解析を一つの統合環境で提供する「Integrity™ 3D-IC Platform」を中心に構成されています。
これにより、2.5D/3Dパッケージ設計において、電力・性能・面積（PPA）最適化を実現し、設計の生産性と予測性を向上させます。
< 主な特長 >
- 統合設計環境：フロアプランからチップレット/インターポーザ/パッケージの設計、解析までを一貫して行える「統合化プラットフォーム」を実現
- システム・ドリブンPPA最適化：電力・熱・タイミング解析を早期に実施し、設計品質を向上
- ヘテロジニアス・インテグレーション：異なるプロセスノードや機能（ロジック、メモリ、アナログなど）を統合可能
- 高い柔軟性：2D/2.5D設計から3D設計への設計変更や複数チップレットの同時設計が可能
■ 主要ツールとその特長
3D-IC設計の中心となる統合プラットフォーム < Integrity™ 3D-IC Platform >
< 特長 >
- 大規模設計対応（複数チップレットに対応し、複数チップのフロアプランが可能）
- Innovus™ Implementation Systemと完全統合した設計環境
- Virtuoso®（アナログ設計）やAllegro®（パッケージ設計）との協調設計
- 電力解析（Voltus™）、熱解析（Celsius™）、抽出（Quantus™）、タイミング解析（Tempus™）、物理検証（Pegasus™）との連携
デジタルICの物理設計環境 < Innovus™ Implementation System >
< 特長 >
- 3Dダイのパーティショニング：複数ダイ間の最適な分割と配置を支援
- 3D混合プレーサ技術：2D設計を3Dスタックに変換する際の配置最適化
- 高容量設計対応：大規模なチップレット設計にも対応可能
- タイミング最適化：Tempusとの連携でクロスダイSTA（静的タイミング解析）を実現
カスタムIC設計プラットフォーム <Virtuoso®>
< 特長 >
アナログ・RF・フォトニクス設計に対応し、以下の機能を包含
- Edit-in-Concert技術：IC・パッケージ・ボードを同時編集可能
- クロスファブリック解析：IC〜パッケージ〜ボード間の電気・EM・熱解析を統合
- マルチPDK対応：異なるプロセスノードの設計を同時に扱える
- システムDRC/LVS：システム全体の接続性・製造可能性を検証
ICパッケージ設計プラットフォーム <Allegro®>
< 特長 >
複雑なマルチダイパッケージにも対応し、以下の機能を包含
- コンストレイント・ドリブン設計：設計制約ルールに基づき、DRCエラーフリーの設計を実現
- 各種解析の統合：設計作業に解析を統合することにより設計初期から品質向上を実現
- Virtuoso・Innovusとの連携：チップ〜パッケージ〜ボードの協調設計を実現
- TSV・バンプ配置の最適化：3D-IC特有の接続構造に対応
Integrity 3D-IC Platformと連携し、システムレベルの解析・検証を担うツール群
< Voltus™, Celsius™, Quantus™, Tempus™, Pegasus™>
< 各ツールの特長 >
Integrity 3D-IC Platformと連携し、システムレベルの解析・検証を担うツール群
- 電力解析 <Voltus™> ：3DICの複雑な電源ネットワークの設計・解析。TSVやインターポーザを含む電源経路の最適化
- 熱解析 <Celsius™>：クロスファブリックの熱・応力解析。FEM/CFD連携による高精度な熱シミュレーション
- 寄生抽出 <Quantus™>：3D構造に対応した寄生抽出。高精度なフィールドソルバーを搭載
- タイミング解析 <Tempus™>：クロスダイSTAに対応。ECO（設計変更）にも対応し、設計収束を加速
- 物理検証 <Pegasus™>：DRC/LVSの高速実行。3D-IC特有の検証ルールに対応
■ 対応アプリケーション分野
- AI/マシンラーニング
- 通信
- ハイパースケールコンピューティング
- モバイル・IoT
- 自動車向けSoC