アオイ電子

2022年、産学共同による「チップレット集積プラットフォームコンソーシアム」が始動し、市場に向けて新たなチップレット集積技術を提案しています。また、これまでに国際的な学会での発表において、PSB技術に注対して高い評価を頂いています。

PSBはシンプルな構造とAll-Chip Lastプロセスによって正確なチップ接続と微細な線幅が可能なため、高信頼性、低コスト、多様な構造が実現できます。

既に接続ピッチ/厚さ＝40/20μmのブリッジ、AEC-Q100 G1のクリアを実現しています。

当社は、チップ両面への直接銅めっきや、複数のチップを並列に接続するパワーチップレット技術を用いることで、超薄型、低抵抗、低インダクタンス、高放熱性を特長とするGaN DC-DCハーフブリッジモジュールや1200VのSiCサブモジュールパッケージなど、複数のチップ内蔵パッケージを開発しました。

具体的には、チップへのダイレクトCuメッキ配線、CuによるTMV(Through Mold VIA)、両面Cuめっきによる1200V対応構造のテストサンプルで、パワーサイクルテストを13,000cycleクリアすることを確認しています。

パワー半導体市場は、xEV、データセンター、再生可能エネルギー分野における需要の拡大を背景に、今後も継続的な成長が見込まれています。

弊社ではCu-Clipや両面放熱板などによる放熱性／絶縁性に優れたパッケージ構造、MIS構造による小型軽量パッケージ等により最新のパワー半導体に必要なソリューションをご提供いたします。

高圧品では650V/1,200V対応、低圧品では48V大電流対応、100/200A対応デバイスの構造を開発中。

40年を超えるスクリーン印刷技術を用いて、SiN基板へCuペーストの印刷・焼成を行いCu端子配線を形成します。また、Cu端子は最大1mmの厚さまで形成可能です。

従来のエッチング工法にて端子形成を行う場合は、エッチングルールにより端子厚と同等(100%)以上の端子間クリアランス設計が必要となりますが、DPCCはスクリーン印刷にて端子形成を行う為、端子厚に対して35%程度の端子間クリアランスでの端子設計が可能となります。

さらに、エッチング工法の管理課題となる、セラミック基板上のエッチング残渣リスクが排除出来る為、端子間マイグレーション 及び、端子間絶縁特性としても優位な結果が得られ、パワーモジュール用基板として、基板サイズの小型化としても効果的です。