Loading...

AIチップ設計拠点

文京区,  東京都 
Japan
https://ai-chip-design-center.org/
  • 小間番号7422


産総研・東大 AIチップ設計拠点
国内の新規自社半導体研究開発向けに半導体設計環境を提供

本拠点の半導体設計環境は、NEDO委託事業(*1)により整備され、2023年04月01日より産総研TIAの共用施設(*2)として本格稼働し、国内半導体の自社研究開発向けに半導体設計環境を提供しています。

*1 「AIチップ開発加速のためのイノベーション推進事業/【研究開発項目②】AIチップ開発を加速する共通基盤技術の開発」

*2  産総研TIA共用施設


 プレスリリース


 出展製品

  • (産総研・東大)AIチップ設計拠点 28nmプラットフォーム実証チップ
    6社の協力会社開発AIアクセラレータを搭載した28nmプラットフォーム実証...

  • プラットフォームの実証として中小・ベンチャー企業の協力を得て、
    6種類の独自AIアクセラレータを搭載したCMOS28nmプロセスを用いる評価チップ(AI-One)の設計を完了し、
    外部の製造会社にて試作したチップを搭載した評価ボードで評価しました。
    設計値(動作周波数、消費電力、機能、システム性能)と、実チップを比較評価することで
    評価プラットフォームの有効性を確認しました。
    Ai-Twoチップも設計値通りに動作しており、2023年3月にデモを公開しました。
  • (産総研・東大)AIチップ設計拠点 半導体設計ワークロード対応設計環境提供
    国内初、半導体設計ワークロードに対応した設計環境を提供 ...

  • 1. クラウドアクセス設計環境は、
    直ぐに使える設計ツール群、半導体設計ワークロードに対応できるサーバ群、RTLを高速に検証できるエミュレータがあります。
    設計検討段階では、おすすめプランでリーンスタートし、 TapeOut前の繁忙期には、1000コアのCPUと1200TBのストレージを利用し、拡張することができます。
    2. 動作確認済みのプラットフォームには、
    半導体設計に準拠するためのRTLガイドライン、RTLを実装設計しPPAリポートを得る実装確認依頼、PCIeとLPDDR4のSiPiを満足するボードパターン、
    OSブートまでもカバーしたEmulator環境、 6.7万ステップのスクリプトが参照できます。
    半導体会社でLSI設計経験があり新たなスタートアップ企業で、半導体会社同等のプラットフォームを利用するモデルです。
    3. One-Stopモデルは、
    LSI開発部門を持たないソフト会社向けで、アクセラレータ開発に専念できます。
    Cloud接続、OS導入に必要なシステムLSI仕様への要件や、システムLSIに必要な、PCIeやDDRの設定、DFT導入等の開発経験が不要です。
    またチップ開発に関わる様々な信頼性や市場不良モデルの経験が不要となります。
  • (産総研・東大)AIチップ設計拠点 エミュレータでLinuxBootをブース7422でデモ
    ブース7422にて、エミュレータでLinuxBootを行うデモを展示しています。...

  • 展示デモ内容
    デバイスAi-TwoでLinuxをBootするデモです。 真ん中の画面で、U-Bootを起動します。10倍速です。
     LinuxのKernelを起動します。25倍速です。15分17秒で起動しました。
    lsコマンドです。Virtual-UARTに表示されるキャラクタのスピードを御覧ください。
    思ったより遅くないと思っています。如何でしょうか?
    情報を読み出すため、/procをマウントします。 コマンド入力ミスです。エラーメッセージの反応速度を御覧ください。
    CPU情報を表示しています。Ai-TwoではARCを使用しています。CPUクロックは1GHzです。
    割り込み情報は、TimerやAIDCーPCIeが表示されます。 メモリサイズは500MBです。使用量は10MBです。
    基本的なLinuxのプロセスがご覧いただけます。
    Linuxの応答スピードは如何だったでしょうか? デバックに使えるのではないでしょうか?
    チップ試作前に、Emulatorを使用することでLinuxのBootまで検証を行いました。
  • (産総研・東大)AIチップ設計拠点 Ai-One-Two開発期間詳細をブース7422でデモ
    ブース7422にて、開発期間を展示しています。...

  • 拠点協力社よりご提供頂いたIPコアを28nmとFinFETの2つのチップを開発し、One-Stopモデルの有効性を検証した。
    FinFETではベアメタルサーバを導入し開発期間を28nmと同期間に短縮している。