TOPPAN

FC-BGA（Flip Chip-Ball Grid Array）サブストレートは、LSIチップの高速化、多機能化を可能にする高密度半導体パッケージ基板です。TOPPANは、ビルドアップ配線技術を独自に発展させた超高密度配線構造のサブストレートを開発、半導体プロセスの微細化に対応した製品を提供しています。サーバー、AI、ネットワーク機器向けのハイエンドプロセッサをはじめ、幅広い用途向けLSIの多彩な要求に対し、設計から製造までお客さまのニーズをトータルにサポートします。

微細配線基板

ラージサイズのガラスパネルをキャリアとし、デュアルダマシンプロセスを用いて、L/S=2/2の微細配線を形成します。ラージサイズパネルでの製造により高い生産性を有し、製品サイズの大型化に対応します。またラージサイズパネルに対して半導体前工程に由来するダマシンプロセスの適用に成功し、今後さらなる微細化も期待されます。この技術は、大型サイズの有機RDLへの適用を予定しています。

T-RECS

T-RECS（TOPPAN RDL Embedded Coreless Substrate）は、再配線層に低膨張係数（CTE）の有機材料を使用したコアレス構造の有機インターポーザーです。L/S=2/2umのRDLを低CTE・高弾性有機絶縁樹脂（EMC、Laminates）で補強する構造により、チップとFC-BGA間のCTEミスマッチを低減させ、RDL単独での電気検査保証も可能です。業界最大クラスのラージサイズパネルでの製造に成功し、高い生産性と100mmを超える大型インターポーザーにも対応します。

TOPPAN独自のガラス加工技術を活かして、TGVと異なる深さの部品搭載用キャビティを形成します。ラージサイズパネルでの製造により高い生産性を有し、製品サイズの大型化にも対応します。FC-BGAサブストレートのコア基材やガラスインターポーザーへの活用で次世代半導体パッケージの実現を目指します。

• マスク構造: EUVフォトマスクは、反射型マスクであり、反射率の高い金属層で構成されています。この金属層は、光を効果的に反射し、パターンを形成します。
• 高解像度: EUV技術は、従来の光リソグラフィよりも短波長を使用するため、はるかに小さなパターンを描くことができ、回路の微細化を促進します。これにより、次世代の半導体デバイスの製造が可能になります。